IBM dote ses mainframes d’un cœur compatible Arm et z/Architecture

IBM a dévoilé à Hot Chips 2026 un processeur de nouvelle génération pour ses mainframes, capable d’exécuter nativement des instructions Arm AArch64 et z/Architecture dans un même cœur. L’enjeu est clair : donner aux entreprises l’accès direct à l’écosystème logiciel Arm sans abandonner la fiabilité des systèmes IBM Z. Selon la société, ce basculement peut se faire en quelques nanosecondes, sans remplacer les usages historiques des mainframes dans la finance, l’administration ou les infrastructures critiques.

Un même cœur pour deux architectures

La nouveauté ne repose pas sur une puce hétérogène classique, avec des cœurs séparés dédiés à Arm d’un côté et à z/Architecture de l’autre. IBM dit avoir conçu un seul cœur capable de traiter les deux jeux d’instructions comme des « first-class citizens », et d’exécuter des VM Arm sans modification logicielle. Pour les équipes techniques, cela réduit la dépendance à des portages spécifiques sur s390x, souvent coûteux et lents à maintenir.

Pour faire fonctionner AArch64, IBM s’appuie sur KVM au niveau du noyau Linux, le même mécanisme déjà utilisé pour Linux on Z. Les instructions z/Architecture classiques, elles, contournent KVM. L’équilibre est délicat, mais IBM affirme vouloir préserver la promesse de disponibilité des mainframes : 99,999999 % d’uptime, soit 0,032 seconde d’arrêt par an. Une précision qui laisse peu de place à la poésie des sauvegardes de dernière minute.

Des cœurs plus nombreux, des fréquences plus hautes

Le processeur annoncé, destiné selon IBM aux futurs mainframes de type z18 [à vérifier], passe à 11 cœurs haute performance gravés en 2 nm et cadencés à 5,7 GHz en fréquence de base. C’est au-dessus du Telum II présenté en 2024, qui compte huit cœurs et monte jusqu’à 5,5 GHz. IBM conserve aussi 36 Mo de cache L2 privé, ainsi que des niveaux L3 et L4 virtuels portés à 432 Mo et 3,5 Go.

Le silicium embarque toujours un DPU sur puce et des accélérateurs matériels pour l’IA, la compression et la cryptographie. Le cœur lui-même concentre l’essentiel des changements, avec une prise en charge matérielle complète d’AArch64 v9.3, du Scalable Vector Extension, et de 2 792 instructions AArch64 selon IBM. La société explique avoir réutilisé plusieurs briques existantes, notamment dans la prédiction de branchement ou le traitement arithmétique, tout en ajoutant de nouveaux blocs pour les types de données SVE et FP16.

Pourquoi IBM cherche à ouvrir ses mainframes à Arm

IBM part d’un constat très concret : une grande partie des développements logiciels récents, en particulier dans l’IA, vise d’abord x86 ou Arm. Les mainframes restent solides sur les charges critiques, mais ils ne sont pas toujours la cible prioritaire des éditeurs. Tina Tarquinio, chief product officer pour IBM Z et LinuxONE, résume la limite actuelle en disant : « We would never be able to work with all of them ». L’idée du double ISA natif est donc de capter davantage de logiciels sans exiger un re-portage systématique.

Dans ce cadre, IBM présente son approche comme une manière de réunifier le déploiement : moins de serveurs Arm ou x86 séparés pour certains usages, moins de friction entre équipes, et toujours le même socle mainframe pour les traitements sensibles. C’est aussi une réponse stratégique à la concurrence des architectures généralistes, qui raflent une grande partie de l’attention des développeurs. Les grands systèmes, eux, restent là où se trouvent les données vitales, ce qui explique que les banques, les administrations et les opérateurs critiques continuent d’y tenir.

Spyre passe à la mémoire HBM3e

IBM a aussi présenté un accélérateur IA de nouvelle génération, successeur du Spyre actuel. Le nouveau modèle compte 16 cœurs et prend en charge des formats de données plus récents, dont FP4 et MXFP4. Le changement le plus visible se situe toutefois dans la mémoire : IBM abandonne la LPDDR5 au profit de la HBM3e, avec 96 Go par accélérateur et jusqu’à 4 To/s de bande passante. La société annonce un débit jusqu’à 20 fois supérieur à ce qu’elle dit pouvoir fournir avec la LPDDR5.

Ce choix va dans le sens des charges d’inférence les plus lourdes, qui demandent beaucoup de bande passante plus que de la simple capacité. IBM aligne ainsi son accélération IA sur des usages plus ambitieux, tout en gardant l’intégration mainframe comme colonne vertébrale. La marche suivante sera donc moins une question de démonstration technique que de calendrier de déploiement chez les clients. IBM dit généralement lancer un nouveau mainframe tous les deux ans et demi à trois ans, avec une adoption qui dépend ensuite des besoins de chaque organisation.