Weebit ouvre son programme de calcul en mémoire sur ReRAM

Weebit Nano a lancé le programme de recherche Weebit Matrix In-Memory Compute, qui donne à des chercheurs académiques et industriels accès à du matériel ReRAM pour tester le calcul directement dans la mémoire. L’enjeu est concret : réduire les transferts entre mémoire et processeur, souvent gourmands en énergie et en temps, pour des usages d’IA en périphérie. La société présente ce lancement comme une plateforme de recherche, pas comme un accélérateur commercial déjà prêt. Et c’est plutôt sain : les siliciums aiment rarement qu’on leur vende la finale avant le quart de finale.

Tester l’IA là où les données vivent déjà

Le calcul en mémoire, ou in-memory computing, consiste à effectuer une partie des opérations là où les données sont stockées, au lieu de les envoyer sans cesse vers un processeur séparé. Dans le cas de Weebit, la base technique repose sur de la ReRAM — une mémoire non volatile fondée sur une résistance électrique programmable. La promesse vise surtout les systèmes à budget énergétique serré, comme les capteurs, l’IoT industriel ou certains équipements embarqués. Weebit précise toutefois que des défis techniques restent à lever avant une adoption commerciale à grande échelle.

La logique est simple, au moins sur le papier : les réseaux de neurones additionnent en permanence entrées et poids mémorisés. Dans une architecture classique, ces allers-retours dans la hiérarchie mémoire coûtent cher. Avec Matrix, l’idée est de voir jusqu’où une matrice ReRAM peut prendre en charge ces calculs sans perdre en précision ni en contrôle système.

Ce que contient Matrix

Le programme s’appuie sur des kits de recherche bâtis autour d’une matrice crossbar 32 × 32, un agencement en grille qui permet d’explorer des opérations comme la multiplication vecteur-matrice, la convolution ou encore les réseaux de neurones à impulsions. Weebit propose deux formats : un Matrix IMC Evaluation Package pour un accès direct au matériel, et un Matrix IMC Quick-Start Package qui ajoute une carte IMC complète, un sous-système FPGA et du code d’exemple.

Les deux versions incluent des échantillons de puces conditionnées, de la documentation et une carte IMC avec socket. Le sous-système FPGA du kit rapide sert à explorer des approches hybrides, où la mémoire effectue une partie du travail pendant qu’un calcul plus classique garde la main sur le reste de la chaîne. Cela évite de confondre démonstration élégante et produit final, ce qui est parfois un petit sport de compétition dans le hardware.

Des gains promis, mais sur un périmètre limité

Weebit met en avant un résultat lié à une étude associée : une architecture IMC évaluée pour une tâche de classification d’images aurait été modélisée à partir de mesures sur une matrice ReRAM de Weebit, avec une consommation projetée environ 80 fois inférieure à celle d’un GPU NVIDIA GeForce RTX 4090 et 13 fois inférieure à celle d’une plateforme FPGA Xilinx ZCU104. La même annonce évoque aussi une réduction de latence proche de 100 fois. Mais ces chiffres restent liés à un cas d’usage précis et à des projections système, pas à une comparaison généralisée entre un futur accélérateur Matrix et les GPU du marché.

Cette nuance compte, car le rendement d’une brique matérielle ne dit pas tout. Il faut encore intégrer les fonctions de contrôle, les conversions de données, les communications et les compromis sur la précision. Autrement dit, un tableau prometteur sur le papier peut se froisser dès qu’on ajoute le reste de l’ordinateur.

Un programme pour passer des simulations au banc d’essai

Weebit veut justement combler l’écart entre modèles théoriques et comportements réels. L’entreprise rappelle une collaboration antérieure avec CEA-Leti, qui avait notamment conduit à une démonstration de réseau de neurones à impulsions basée sur ReRAM en 2019. Le nouveau programme ouvre cette fois la porte à d’autres chercheurs qualifiés, qui devront partager leurs résultats et retours avec la société.

Parmi les intérêts cités figurent aussi la tolérance aux radiations, utile pour certains contextes spatiaux ou industriels, même si chaque usage dépendra de la validation complète du système final. Le calendrier reste volontairement prudent : aucune tarification des kits, aucun volume de projets acceptés et aucune date de sortie commerciale n’ont été communiqués.

Ce que Weebit annonce déjà

• Programme lancé pour chercheurs académiques et industriels.
• Matrice ReRAM 32 × 32 au cœur des kits.
• Deux offres : évaluation directe ou démarrage rapide.
• Simulation de gains jusqu’à 80 fois sur la puissance.
• Démo annoncée à electronica 2026 à Munich.
• Les candidatures seront évaluées selon l’orientation de recherche.